(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-199997

(43)公開日 平成9年(1997)7月31日

(51) Int.Cl.⁸

識別記号

庁内整理番号

FΙ

技術表示簡所

H03J 7/02 H04L 27/227

8119-5 J

H 0 3 J 7/02

H04L 27/22

В

審査請求 未請求 請求項の数13 〇L (全 9 頁)

(21)出願番号

特願平8-9874

(22)出願日

平成8年(1996)1月24日

(71)出願人 000221029

東芝エー・プイ・イー株式会社

東京都港区新橋3丁目3番9号

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 安西 俊一

東京都港区新橋3丁目3番9号 東芝工

ー・プイ・イー株式会社内

(74)代理人 弁理士 須山 佐一

(54) 【発明の名称】 AFC回路

(57) 【要約】

【課題】 ディジタル放送を受信する受信機における、 受信信号の周波数離調を補正するAFC回路を提供する。

【解決手段】 デジタル復調部 100の出力から、アナログ検波部 101の出力の周波数離調データ Δ f を得る。基準信号発生部 29は、周波数離調データ Δ f に基づいて、周波数 f なる基準周波数信号を生成する。これを PLL回路 11 の基準位相比較信号として供給すれば、基準周波数信号 f は、 VCO 5 の発振周波数を f o、分周器 6 の分周比を Nとした場合、 $f=(fo+\Delta f)$ / Nを満足するような帰還が、システム全体にかかるので、周波数離調を取り除くことができる。

Best Available Copy

【特許請求の範囲】

【請求項1】 受信したディジタル放送の中間周波数信号の周波数離調を補正するAFC回路において、

前記中間周波数信号を任意のディジタル復調システムに 対応して周波数変換する検波手段と、

前記検波手段の検波用再生キャリアを生成する発振器の 位相同期制御手段と、

前記検波手段で得られた検波出力の周波数離調に応じて 前記位相同期制御手段を制御するよう構成したことを特 徴とするディジタル放送用AFC回路。

【請求項2】 前記位相同期制御手段は、

一方の入力が前記検波出力の所望周波数との周波数離調に対応して周波数が変化するような連続波信号である基準位相比較信号、他方の入力が前記発振器出力を任意の分周比で分周された分周出力である位相比較手段と、前記位相比較手段の出力を入力とする低域通過フィルタとからなることを特徴とする請求項1記載のAFC回路。

【請求項3】 前記位相同期制御手段は、

一方の入力が任意の固定周波数信号である基準位相比較 20 信号、他方の入力が前記発振器出力を任意の分周比で分 周された分周出力である位相比較手段と、

前記位相比較手段の出力を入力とする低域通過フィルタ と、

一方の入力が前記低域フィルタの出力、他方の入力が前記検波出力の所望周波数との周波数離調に対応して値が変化する電圧や電流等で、これらを任意の比及び任意の符号を付加して加算する加算器とからなることを特徴とする請求項1記載のAFC回路。

【請求項4】 前記検波手段は、

一方の入力が中間周波数信号である少なくとも2つ以上 の乗算器群と、

検波用再生キャリアをそれぞれ任意の位相関係で分配出力し、前記乗算器群の他方の入力へ供給する移相手段と、

前記検波用再生キャリアを任意の分周比で分周し、前記 位相同期制御手段へ供給する分周器とからなることを特 徴とする請求項1記載のAFC回路。

【請求項5】 前記連続波信号の入力端子と、該入力端子とは別の端子と、前記端子間に振動子を接続することで発振可能な第2の発振器とを設け、前記連続波信号が供給されない場合には前記第2の発振器を発振させ、発振出力を前記位相同期制御手段の位相比較基準信号として選択可能としてなることを特徴とする請求項2記載のAFC回路。

【請求項6】 前記検波出力の所望周波数との周波数離調に対応して周波数が変化するような連続波信号は、前記検波出力群を入力とする各フィルタと、

前記フィルタの各出力を所望のデジタル変調方式に対応 して復調し、少なくとも2軸以上の復調データを出力す 50 るディジタル復調手段と、

前記少なくとも2軸以上の復調データ出力から、現状の前記検波出力の周波数と所望する同周波数との誤差分あるいは誤差方向を検出する周波数離調検出手段と、

.2

ある基準周波数信号に対し、前記検出手段の検出結果に 応じて周波数を増減して出力するオフセット手段とから 生成することを特徴とする請求項2記載のAFC回路。

【請求項7】 前記検波出力の所望周波数との周波数離調に対応して値が変化する電圧や電流等は、

10 前記検波出力群を入力とする各フィルタと、

前記フィルタの出力を所望のデジタル変調方式に対応して復調し、少なくとも2軸以上の復調データを出力するディジタル復調手段と、

前記少なくとも2軸以上の復調データ出力から、現状の 前記検波出力の周波数と所望する同周波数との誤差分あ るいは誤差方向を検出する周波数離調検出手段と、

ある基準値を有する電圧や電流等に対し、前記検出手段 の検出結果に応じて値を増減して出力するオフセット手 段とから生成することを特徴とする請求項3記載のAF C回路。

【請求項8】 前記周波数離調検出手段は、周波数誤差分をデータとして出力し、前記オフセット手段では、前記出力データに対して1:1対応となるよう増減することを特徴とする請求項6または7記載のAFC回路。

【請求項9】 前記周波数離調検出手段は、周波数のずれている符号方向をデータとして出力し、前記オフセット手段では、任意の一定値を元の各値から前記符号方向に増減して出力することを特徴とする請求項6または7記載のAFC回路。

30 【請求項10】 前記加算器の入力において、一方の入力である前記位相同期制御部の出力を他方の入力に比べて時定数を小さく設定したことを特徴とする請求項3または請求項7記載のAFC回路。

【請求項11】 前記周波数離調検出手段において離調が検出されていない場合には、検出されている場合に比べて前記検波用再生キャリアの周波数変化感度を増やすことを特徴とする請求項2または6記載のAFC回路。

【請求項12】 前記連続波信号は、

固定基準周波数をクロックとして任意のカウント値で自 己リセットするカウンタと、

前記周波数離調手段の検出結果により前記自己リセットされるカウント値を可変する手段と、

前記カウンタ出力を、前記位相同期制御手段の位相比較 基準信号として利用可能な波形に整形する手段とから生 成することを特徴とする請求項6記載のAFC回路。

【請求項13】 前記カウンタの固定基準周波数のクロックとして、検波出力のA/D用サンプリングクロックを用いてなることを特徴とする請求項12記載のAFC回路。

50 【発明の詳細な説明】



【発明の属する技術分野】この発明は、例えばディジタ ル放送を受信する受信機において、送信側あるいは受信 側選局装置のいずれかに起因する受信信号の周波数離調 を補正するためのAFC(自動周波数制御)回路に関す る。

[0002]

【従来の技術】従来のディジタル放送用のAFC回路と して、衛星放送用QPSK復調システムを例にして説明 する。図3は、ディジタル回路によりAFCを構成した 例である。

【0003】入力端子1より供給される第2の中間周波 数(2ndIF)信号は、乗算器2,3の一方の入力と してそれぞれ供給する。電圧制御発振器(VCO)5で 生成された再生キャリアは、90°移相器4を介し、乗 算器2の他方の入力に対して乗算器3の他方の入力が9 0°の位相遅れを持つように供給し、各乗算出力から直 交検波出力I,Q出力をそれぞれ得る。

【0004】ここで、VCO5の再生キャリア出力は、 任意の分周比の1/Nに設定されている分周器6を介し て、乗算器9とフィルタ10からなるPLL回路11の 乗算器9へ供給する。さらにPLL回路11の出力を、 周波数制御電圧としてVCO5に帰還するようなループ を構成する。ここで、PLL回路11において、位相精 度のよい基準位相信号源を用いることにより、再生キャ リアの位相雑音を低減している。

【0005】I, Q出力は、A/D変換器17, 18に よりディジタル信号に変換し、ディジタルAFC回路1 9に供給する。ディジタルAFC回路19は、直交検波 信号の周波数離調分に相当するAFC制御信号により、 周波数離調を取り除して出力できる。この周波数離調が 除去されたディジタル直交検波出力を、ロールオフフィ ルタ20,21へ供給し、規定のロールオフ率でフィル タリングされた後、複素乗算器等で構成した復調回路2 2~出力し、I軸、Q軸の各QPSK復調データを得る ことができる。

【0006】ここで、復調データは周波数離調検出回路 25へそれぞれ供給し、単位時間あたりのビット変化や 位相変化を検出することにより、QPSK検波出力の周 波数離調を検出する。この周波数離調検出出力を、ディ ジタルAFC回路19へ供給することにより、周波数離 調がなくなる方向のAFCループ制御がかかるようにシ ステムが動作し、ディジタル直交検波出力の周波数離調 分を取り除くことができる。

【0007】一方、安価なディジタルQPSK復調器で は、アナログ回路によるロールオフフィルタを用いるこ とがある。その場合は、図4のようにアナログ直交検波 部をループに含めるAFC(アナログAFC)を用いて 周波数離調を除去する。以下にアナログAFC回路の構 成について説明する。ただし、ディジタルAFCと同一 50

機能ブロックには同符号を付し、詳細な説明は省略す る。

【0008】乗算器2、3の一方の入力には2ndIF 信号が、他方の入力には90°の位相差を持つ再生キャ リアがそれぞれ供給され、各乗算出力から直交検波出力 I, Q出力を得る点はディジタルAFCと同様である。 ここで、VCO5の発振周波数は、直交検波信号の周波 数離調分に対応する直流制御電圧で可変され、これによ り再生キャリア周波数を補正し, 直交検波出力の周波数 10 離調を取り除く。

【0009】I,Q出力は、アナログロールオフフィル タ50,51を介した後、A/D変換器17,18によ りディジタル信号に変換する。ディジタル直交検波信号 は、複素乗算器などで構成された復調回路22へ出力さ れ、複素乗算出力として I 軸、Q軸の各QPSK復調デ ータを得ることができる。

【0010】ここで、復調データは周波数離調検出回路 25へそれぞれ供給し、上記と同様にQPSK検波出力 の周波数離調が検出できる。この周波数離調検出出力 は、D/A回路26に供給し、アナログ量の直流電圧

(AFC制御電圧) に変換する。これをVCO5に供給 することで、周波数離調がなくなるようにVCO5の発 振周波数が変化し、前記アナログ直交検波出力の周波数 離調分を取り除くようなAFCループを構成している。

【0011】QPSK復調システム等において自動周波 数制御(AFC)をかけるのは、ロールオフフィルタの 入力端において周波数離調を取り除くためである。つま り、ディジタル回路によるAFCを用いた場合、ロール オフフィルタもデジタルフィルタとして、AFCループ 内に配置する必要がある。しかし、ディジタル回路で構 成したロールオフフィルタを復調用ディジタルIC等に 内蔵するような場合、素子数や消費電力の増加によるチ ップやパッケージのコストアップを招き、今後予想され る伝送レートのUPに際しては、ディジタル量への変換 サンプリングクロックの高速化を余儀なくされ、さらに 消費電力面等で不利になる。

【0012】一方アナログAFC構成の復調システムで は、ロールオフフィルタはアナログ/ディジタルの別を 問わないため、一般的に安価なアナログフィルタを用い ることが多い。この場合、再生キャリア発生用VCO5 はAFC制御電圧により制御されるため、別ループとな るPLLは構成できず、VCO5に用いる発振器単体に おいて、良好な位相雑音特性が要求される。その際、優 れた素子特性を持つ、ディスクリート部品を用いてVC O5を構成すれば、所望の位相雑音特性を満足させるこ とは可能とおもわれる。しかしながら、直交検波回路等 と共にアナログ I CにV CO5を内蔵するような場合、 ICに用いられるプロセス性能が飛躍的に向上しない限 り、満足する位相雑音特性を得るのは非常に困難であ

る。

30

[0013]

【発明が解決しようとする課題】以上説明したように従来のAFC回路では、ディジタル放送で用いられれているディジタルAFC方式・アナログAFC方式の両AFC方式とも、コスト面あるいは位相雑音といった特性面の何れかにおいて課題を抱えている。

【0014】この発明は、ディジタル放送を受信する受信機における、受信信号の周波数離調を補正するAFC回路を提供する。

[0015]

【課題を解決するための手段】この発明は上記した課題を解決するために、受信したディジタル放送の中間周波数信号の周波数離調を補正するAFC回路において、前記中間周波数信号を任意のディジタル復調システムに対応して周波数変換する検波手段と、前記検波手段の検波用再生キャリアを生成する発振器の位相同期制御手段と、前記検波手段で得られた検波出力の周波数離調に応じて前記位相同期制御手段を制御するよう構成したことを特徴とする。

【0016】このような構成とすることにより、検波手段で得られた検波出力の周波数離調に基づき、検波用再生キャリアを生成する発振器の位相同期制御手段を制御することで、受信したディジタル放送の中間周波数信号の周波数離調を補正できるとともに、満足する検波用再生キャリアの位相雑音特性を得ることができる。

[0017]

【発明の実施の形態】以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。図1はこの発明の一実施の形態を説明するためのプロック図である。この実施の形態において図3と同一の構成部分には 30同一の符号を付し、ここでは異なる部分を中心にして説明する。

【0018】図1において、入力端子1より供給される第2中間周波数(2ndIF)信号は、乗算器2,3の一方の入力としてそれぞれ供給する。電圧制御発振器(VCO)5により生成された再生キャリアは、90°移相器4を介して乗算器2の他方の入力に対し、乗算器3の他方の入力が90°の位相遅れを持つようにそれぞれ供給し、各乗算出力から直交検波出力I,Q出力を得る。

【0019】ここで、VCO5の再生キャリア出力は、任意の分周比:1/Nに設定されている分周器6を介して位相比較器9、ループフィルタ10からなるPLL回路11へ供給し、PLL回路11の出力を周波数制御電圧としてVCO5に帰還するようなループを構成する。【0020】I、Q出力は、ロールオフフィルタ50、51を介してA/D変換器17、18へ供給し、ここでディジタル信号に変換する。ディジタル検波出力は、複素乗算器等で構成される復調器22へ供給し、演算出力が1軸、Q軸の各QPSK復調データとなる。

【0021】 I , Q各復調データは、周波数離調検出回路25へそれぞ供給し、ここで復調データの単位時間当たりのビット変化や位相変化を検出すること等により、QPSK検波出力の周波数離調(Δf)データを得ることができる。基準信号発生部29は、周波数離調データに基づいて、周波数 f なる基準周波数信号を生成する。これをPLL回路11の基準位相比較信号として供給すれば、f は、V CO5の発振周波数をf o、分周器6の分周比をNとした場合、f = (f o + Δf) I Nを満足するような帰還が、システム全体にかかるので、QPSK検波出力の周波数離調を取り除くことができる。さらに、基準信号発生部29にて位相精度のよい基準信号を生成することで、PLL回路11によりI CO5の発振出力である再生キャリアの位相雑音を低減することもできる。

【0022】なお、基準信号発生部29にて位相精度のよい基準信号を発生する手段としては複数の方法が可能である。例えばQPSKディジタル復調部やA/D変換器用のメインクロックやサンプリングクロックを入力とし、周波数離調検出回路25の検出結果に応じたタイミングで、自己リセットするようなカウンタを用いることにより、周波数fの周期の基準信号を得ることができる。一般的にクロックは、水晶振動子等の安定性に優れた振動子を用いた発振器から得るため、これらクロックから生成した基準信号は位相精度がよく、位相安定度に優れた再生キャリアを提供できる。

【0023】この実施の形態では、ディジタル復調側でAFCを構成する場合でも、PLL用基準比較信号をディジタル復調部101で生成し、アナログ検波部100に供給する必要があるが、以下のような手段によりこれは解決できる。

【0024】PLL回路11用の位相比較基準信号の入力端14とは別に第2の入力端13を設け、端子14を増幅器31を介して入力端13に接続する。ディジタル復調側にAFC機能を持たない場合には、前述と同様に入力端14から位相比較基準信号を入力し、VCO5の発振周波数を制御するような構成とすればよい。一方ディジタル復調側にAFC機能を有している場合には、入力端14と第2の入力端13の間に振動子を挿入し、増幅器31とともに発振器として動作するように構成する。この構成でも、水晶振動子等の位相安定度に優れた振動子を用いることで、VCO5の位相雑音は抑圧できる

【0025】以上のような構成とすれば、アナログ検波 部100をアナログICとして集積化した場合に、ディ ジタル復調部101のAFC搭載の有無に関わらず対応 することのできる。従って、アナログ型のロールオフフ ィルタの採用ができることから、回路の集積化が容易に なり、結果、安価にディジタル放送用復調器が構成でき る。

.

50

8

【0026】図2は、この発明の他の実施の形態を説明するためのブロック図である。この実施の形態は、周波数離調検出回路25の検出データを、D/A変換器32等にてアナログ量の制御電圧 Δ V などに変換してアナログ検波部100〜帰還する構成部分が、図1の実施の形態と異なる。

【0027】キャリア再生用のVCO5出力を分周比1 /Nの分周器6を介し、位相比較器9及びループフィルタ10で構成されるPLL回路11へ供給する。PLL回路11の基準位相比較信号は、水晶振動子等の位相安定度に優れた振動子Xを用いた発振器12で生成すれば、PLL回路10からVCO5の位相雑音を抑圧するような制御電圧 Δ V Δ V Δ Voを加算器35にて加算し、これをVCO5の制御電圧とすれば、周波数離調及び位相雑音を抑えるような制御(AFC及びPLL)をVCO5にかけることができる。ここで、制御電圧 Δ V Δ Voは、VCO5の制御感度や制御の向き(符号)に応じて、適宜ゲインや符号を合致させてあるか、加算器側でこれと等価な処理(加算量にオフセットをつける、符号を反転させる等)がな 20されているものとする。

【0028】この実施の形態では、図1の実施の形態の 基準信号発生部29をQPSKディジタル復調部で構成 する必要がないので、ディジタルLSIとして集積化す るような場合に規模面で有利になる。また、PLL及び AFCのループゲインが個別に且つ相関なく設定できる ので、位相雑音等の復調システム別に要求される諸特性 に対し適用しやすい。

[0029]

【発明の効果】以上説明したように、この発明のAFC 回路によれば、集積可能な素子特性を有する素子にてディジタル復調における検波用再生キャリアの位相精度を劣化させることなく、検波出力の周波数離調を抑えることが可能となる。

【図面の簡単な説明】

0 【図1】この発明の一実施の形態を説明するためのブロック図である。

【図2】この発明の他の実施の形態を説明するためのブロック図である。


【図3】従来のディジタル放送用のAFC回路として用いたディジタル回路によるAFC回路のブロック図。

【図4】アナログAFCを用いて周波数離調を除去した、従来のAFC回路のブロッグ図。


【符号の説明】

2, 3…乗算器、4…90° 移相器、5…VCO、6…分周器、11…PLL回路、12…発振器、17, 18…A/D変換器、22…復調器、25…周波数離調検出回路、29…基準信号発生部、31…増幅器、32…D/A変換器、35…加算器、50, 51…ロールオフフィルタ、100…アナログ検波部、101…デジタル復調部。


【図1】




【図2】



【図3】



[図4]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER: ____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.